Наши инженеры выполняют полный цикл разработки радиоэлектронных устройств с применением программируемых логических интегральных схем (FPGA, CPLD) и  встраиваемых процессорных ядер. Также нами разработан ряд IP-ядер таких как: SD Host Controller (Ver. 2.0), USB 2.0 интерфейс и некоторые другие блоки цифровой обработки сигналов (DSP). Разработка IP-ядер производится на языке описания аппаратуры (HDL) Verilog.

Жёсткие требования к сокращению времени вывода продукта на рынок (Time-to-market) и необходимость интеграции все больших функциональных блоков в одном кристалле приводит к значительному росту решений с применением СНК (систем на кристалле, SoC, SoPC). Наилучшая реализация СНК может быть на базе программируемых логических интегральных схем (ПЛИС, FPGA), которые имеют широкие функциональные возможности, содержат различные типы интерфейсов к компонентам, шинам и линиям связи и могут вести обработку данных в режиме реального времени.

Использование ПЛИС обеспечивает максимальную гибкость при необходимости модификации аппаратуры, позволяет сократить процесс проектирования и отладки цифровых устройств, а также позволяет реализовывать распараллеливание вычислений, что даёт возможность существенно повысить производительность системы цифровой обработки сигналов (DSP-системы).